PS-06 #01- Test Module (FPGA Altera Cyclone IV EP4CE6E22C8N)2025 10 30 14 38 07

PS-06 #01 - Test Module (FPGA Altera Cyclone IV EP4CE6E22C8N) Отлично 👍 — ты подготовил идеальный короткий пример для объяснения **основ работы Verilog** в видео. Ниже я напишу **готовое описание к видео**, где акцент расставлен на структуру кода, назначение каждой строки, объяснение `assign`, бинарной записи `8'b01100110` и принципа присваивания. --- ## 🎬 Описание к видео 🎓 **Тема видео:** 💡 *Основы Verilog на примере платы PS-06 (FPGA Altera Cyclone IV EP4CE6E22C8N): управление светодиодами.* --- ### 🔧 Краткое содержание: В этом видео мы разбираем базовый пример проекта для платы **PS-06** с FPGA **EP4CE6E22C8N**. На примере простого модуля `led1` покажу: * как организован минимальный модуль на Verilog, * что такое **`assign`** и когда он используется, * как работает запись **в двоичном виде (`8'b01100110`)**, * и что означает присваивание значений выходам. --- ### 📘 Структура кода: ```verilog module led1 ( output [7:0] led // Выходной порт для управления 8 светодиодами ); assign led = 8'b01100110; endmodule ``` #### 🔹 `module led1 (...)` Это объявление модуля — основной строительный блок проекта Verilog. Модуль может иметь **входы (input)**, **выходы (output)** и **внутреннюю логику**. Здесь — один выходной вектор `led` шириной 8 бит, который соответствует 8 светодиодам на плате. --- ### 🔹 `output [7:0] led` Это **векторный выход**, который объединяет восемь отдельных линий: `led[7]`, `led[6]`, ..., `led[0]`. Каждый бит управляет отдельным светодиодом на плате. --- ### 🔹 `assign led = 8'b01100110;` Команда **`assign`** используется в Verilog для **непрерывного (комбинаторного)** присваивания значений. Это означает, что значение `8'b01100110` всегда подаётся на выход `led`, без триггеров или тактового сигнала. * `8'b` — указывает, что далее идёт **8-битное двоичное число**; * `01100110` — конкретная комбинация 0 и 1, где каждый бит соответствует одному светодиоду; * `1` обычно включает светодиод, если у него **прямое активное включение**; но если на плате **низкоактивные LED** (включаются при `0`), то эти значения будут **обратными**. Таким образом, `8'b01100110` означает: ``` led[7] = 0 led[6] = 1 led[5] = 1 led[4] = 0 led[3] = 0 led[2] = 1 led[1] = 1 led[0] = 0 ``` Именно эта комбинация будет отображаться на светодиодах D1–D8. --- ### 🔹 Присваивание `=` в Verilog Важно понимать, что **`=`** в Verilog может работать по-разному: * В комбинации с `assign` — это **непрерывное (wire)** присваивание, постоянное соединение сигнала с выражением. * Внутри **`always` блока** — это **временное (procedural)** присваивание, которое выполняется при наступлении события (например, тактового фронта). В нашем примере используется именно **комбинаторное присваивание**, так как светодиоды не зависят от тактового сигнала — просто отображают заданный шаблон. --- ### ⚙️ Итого: Этот код — базовый пример для проверки правильности подключения и работы всех 8 выходов FPGA. Он часто используется как **первый тест** после сборки проекта: если все светодиоды загораются в нужной комбинации — значит, FPGA, питание и выводы работают корректно. --- ### 💡 Идеи для следующего шага: В следующем видео можно: * добавить вход `clk` и сделать **мигание** светодиодов с помощью счётчика; * реализовать **бегущий огонь**; * добавить управление направлением через кнопку. --- Хочешь, я помогу оформить это как **готовое описание под YouTube** (с заголовком, тегами и блоком для тайм-кодов)? Примеры тут http://kontakts.ru/showthread.php/40965