MINI_FPGA (Cyclone IV) #05 Модули вывода и отображения(на платные устройства)

16 подписчиков

12+
12+

1 просмотр

12 дней назад

ПожаловатьсяНарушение авторских прав

16 подписчиков

12+
12+

1 просмотр

12 дней назад

ПожаловатьсяНарушение авторских прав
12+
12+

1 просмотр

12 дней назад

Покупал MINI_FPGA тут https://megabonus.com/y/7lvya === Эти модули предназначены для визуального отображения результатов работы системы — с помощью светодиодов или семисегментных индикаторов. (1) LED-индикаторы Плата MINI_FPGA содержит 16 светодиодов LED15–LED0, которые непосредственно управляются FPGA. Каждый светодиод подключён к отдельному выводу FPGA (см. рисунок 1.12). Принцип работы: когда FPGA выводит высокий уровень, соответствующий светодиод загорается; когда вывод имеет низкий уровень, светодиод гаснет. В таблице 1.3 приведена информация о том, какие светодиоды подключены к каким выводам FPGA 2) Семисегментные индикаторы () На плате MINI_FPGA установлено 6 семисегментных индикаторов DIG1–DIG6 (если смотреть на плату в нормальном положении — считаются слева направо). Каждый индикатор управляется отдельным сигналом выбора (chip select): DigCS1 — DigCS6 (см. рисунок 1.13) Все выводы семисегментных индикаторов выполнены в конфигурации общий катод (, common cathode). Каждый сегмент подключён непосредственно к выводам FPGA, и управляется логическим уровнем, подаваемым с этих выводов Семисегментные индикаторы Выводы сегментов каждого семисегментного индикатора напрямую подключены к FPGA (микросхема Cyclone IV EP4CE6F17C8). Когда FPGA выводит высокий уровень, соответствующий сегмент зажигается. Когда FPGA выводит низкий уровень, сегмент гаснет. Сигналы выбора индикаторов (chip select) также подключены непосредственно к выводам FPGA: Когда FPGA выводит низкий уровень на линию выбора конкретного индикатора (DigCSx), этот индикатор становится активным (включён). Когда на выходе высокий уровень, соответствующий индикатор не выбирается (отключён). Таким образом: Сегменты — активны по высокому уровню Выбор индикатора (CS) — активен по низкому уровню Таблица 1.4 содержит информацию о соответствии: сегментов (A, B, C, D, E, F, G, DP), линий выбора DigCS1–DigCS6, и их назначенных пинов FPGA 📥 **Исходники проекта, схемы, комментарии в коде и документация доступны здесь:** 👉 GitHub: https://github.com/AIDevelopersMonster/MINI_FPGA_CYCLON4/

Название:

MINI_FPGA (Cyclone IV) #05 Модули вывода и отображения(на платные устройства)

Категория:

Разное